Intel e SK Hynix mostrano due percorsi per il futuro della memoria flash

Con l’esplosione della domanda di storage dei dati, i produttori di semiconduttori stanno facendo a gara per aumentare la densità dei chip di memoria riducendo al contempo il costo per bit. Intel e SK Hynix hanno presentato due importanti progressi che suggeriscono unità di memoria a stato solido più economiche e con maggiore capacità alla 70a IEEE International Solid State Circuits Conference (ISSCC), tenutasi a San Francisco alla fine di febbraio.

Intel ha presentato il primo chip di memoria flash NAND tridimensionale che memorizza cinque bit di dati in ciascuna cella flash NAND. Si tratta di un po' di più rispetto alle unità a 4 bit per cella oggi disponibili in commercio. Il chip a 192 strati vanta la più alta densità di dati finora pari a 23 gigabit per millimetro quadrato e può memorizzare fino a 1,67 terabit di dati in totale.

La coreana SK Hynix, nel frattempo, ha superato la soglia dei 300 layer con un chip di memoria flash NAND da 1 Tb. Il chip memorizza 3 bit per cella (chiamata cella a triplo strato o TLC) e ha la velocità di scrittura più alta mai registrata, pari a 194 megabyte al secondo. Samsung in precedenza aveva il miglior throughput di scrittura a 184 MB/s per una memoria flash NAND a 3 bit per cella presentata all'ISSCC del 2021.

"Credo che abbiamo presentato la migliore densità e velocità di scrittura per un prodotto TLC", afferma Seungpil Lee, vicepresidente del dipartimento di progettazione NAND di SK Hynix.

I produttori di memorie flash NAND sono passati dal 2D al 3D negli ultimi dieci anni per superare i limiti della riduzione delle dimensioni delle funzionalità. Da allora, hanno regolarmente aumentato la densità di archiviazione aumentando il numero di strati di celle flash in un chip o aumentando il numero di bit archiviati in ciascuna cella. Hynix e Intel hanno intrapreso questi due percorsi contrastanti: Hynix impilando più livelli, Intel densificando i bit.

La TLC è oggi la memoria flash più utilizzata, anche se sul mercato sono disponibili chip a 4 bit per cella. Lee afferma che la Hynix sta cercando di aumentare sia il numero di strati che il numero di bit per cella. Più livelli offrono prestazioni e densità di bit più elevate in TLC, afferma. Aumentare il numero di bit per cella, d'altro canto, può fornire una memoria più grande ed economica, ma influisce sulle prestazioni compromettendo le velocità di lettura e scrittura.

All’IEEE International Electron Devices Meeting del 2021, il presidente di Samsung Kinam Kim ha previsto che il flash a 1.000 strati potrebbe essere possibile entro il 2030. Ciò è estremamente impegnativo dal punto di vista della produzione. Le celle flash vengono realizzate incidendo fori stretti e profondi attraverso strati alternati di conduttore e isolante, quindi riempiendo i fori con dielettrico e altri materiali. Incidere e riempire fori sufficientemente profondi in modo affidabile e rapido attraverso un numero crescente di strati è un limite fondamentale della tecnologia.

Al di là del problema della fabbricazione, quando il numero di strati dello stack supera i 300, diventa sempre più difficile migliorare le prestazioni della memoria NAND, afferma Lee. Questo perché ogni strato della pila deve essere reso più sottile, il che aumenta la resistenza. Ciò introduce errori e riduce la velocità di lettura e scrittura. Hynix ha utilizzato cinque diverse tecniche per superare queste sfide e ottenere un elevato throughput di scrittura con 300 livelli.

Intel afferma di essere stata in grado di sviluppare il suo nuovo chip ad alta densità da 5 bit per cella grazie alla tecnologia delle celle NAND a gate flottante che ha scelto di mantenere. Quel design memorizza i bit in uno strato conduttivo. La maggior parte degli altri produttori ha scelto l'altra principale tecnologia delle celle flash, la flash con trappola di carica, in cui le cariche vengono immagazzinate in uno strato dielettrico, perché riduce i costi di produzione.

Passare a 5 bit per cella comporta problemi di resistenza e velocità inferiori. Intel ha implementato speciali algoritmi di lettura rapida per superare questo problema. Inoltre, l'azienda afferma che il nuovo chip può essere utilizzato anche in modalità 3 bit per cella o 4 bit per cella.

Micron Technology è stata la prima a superare la soglia dei 200 strati, l'anno scorso, e ora sta ricevendo ordini per la sua tecnologia di memoria flash NAND a 232 strati, che ha una densità di memorizzazione in bit di 14,6 gigabit per millimetro quadrato, il doppio di quella dei concorrenti sul mercato. il mercato. Per non restare indietro, SK Hynix afferma che quest'anno inizierà la produzione in serie dei suoi chip NAND TLC a 238 strati.